PATENT ABSTRACTS OF JAPAN

(11) Publication number: 03257548 A

(43) Date of publication of application: 18 . 11 . 91

(51) Int. CI

G06F 11/34

(21) Application number: 02057010

(22) Date of filing: 07 . 03 . 90

(71) Applicant: NEC CORP

(72) Inventor:

MURAKAMI KENICHI


(54) MEASUREMENT SYSTEM FOR INSTRUCTION EXECUTING FREQUENCY OF PROGRAM

(57) Abstract:

PURPOSE: To attain the measurement of the program instruction executing frequency even with no knowledge of the program contents together with simplification of the measuring procedure and extreme reduction of the measuring time by making use a branch instruction interruption for measurement of the instruction executing frequency.

CONSTITUTION: A central controller 3 contains a branch instruction interruption mechanism 30 which holds a preference level, unbranched address, and a branched address before the first instruction is executed after the branch with execution of a branch instruction. A main storage 4 stores a program to be measured, and a branched address storage part 5 stores continuously the branched addresses corresponding to each preference level until the interruption of the next branch instruction. An address designation form-based executing frequency storage part 6 stores the instruction type-based and address designation form-based instruction executing frequencies for each module. Then an address designation form-based instruction execution time table 8 shows the type-based and address designation form-based instruction execution times. In such a constitution, a user can measure the program instruction executing frequency even though the user does not know the program contents. Then the measuring procedure is simplified and the measuring time is shortened.

COPYRIGHT: (C)1991,JPO&Japio



Our Ref: OP1135-US

Prior Art Reference:

Japanese Patent Laid-Open Publication No. Hei 3-257548

Laid-Open Date: November 18, 1991

Title: SYSTEM FOR MEASURING THE NUMBER OF EXECUTIONS OF

PROGRAM INSTRUCTIONS

Patent Application No. Hei 2-57010

Filing Date: March 7, 1990
Inventor: Kenichi MURAKAMI

c/o Nippon Denki Kabushiki Kaisha

Minato-ku, Tokyo, Japan

Applicant: NIPPON DENKI KABUSHIKI KAISHA

Minato-ku, Tokyo, Japan

(Partial Translation)

Page 3, lower left column, line 6, to: page 4, upper right column, line 9.

Next, an operation of the system for measuring the number of executions of program instruction of this embodiment configured as described above will be described.

the short and the second short

First, assuming that the priority level of the object program to be measured, which consists of modules 41, 42,4n, is 1, the priority level number 1 and the range (S1 address and En address) of the object program to be measured are inputted from the input device 1.

The input information analysis section 20 notifies the control section 21 of this inputted priority level number 1 and the range of the object program to be measured. Upon receipt of the notice, the control section 21 puts the priority level number 1 in a branch instruction interruption mode and actuates the branch instruction interruption mechanism 30, and, at the same time, upon corresponding with the priority level number 1, the post-branch address (post-branch address 51) in the post-branch address storing section 5 is initialized with zero.

The range of the object program to be measures is notified to the module search section 22, whereupon the module search section 22 makes a search of modules in the range of from S1 address to En address, then, causes the module name (aaaaa, bbbbb,nnnnn), the starting address (S1, S2,Sn) and the ending address (E1, E2, En) to be held in the module range information 61M, 62M, 6nM of the number of instruction executions storing section 6 per the respective addressing systems. At the same time, the stored information 61, 62m 6n of the number of instruction executions per the respective addressing systems, which respectively correspond to the module range information 61M, 62M,6nM, are initialized with zero.

Thereafter, the object program to be measured is actuated in the main memory unit 4 and the branch instruction is executed. Thereupon, the branch instruction interruption mechanism 30 of the central processing unit 3 generates the branch instruction interruption with the address of branch destination to operate the control section 21 of the number of program instruction executions measuring unit 2.

The control section 21, when it is notified by the branch instruction interruption mechanism 30 of the priority level number 1, the pre-branch address which is the address of the branch instruction itself in the object program to be measured, and the post-branch address which is the branch destination address indicated by this branch instruction, instructs, from the address indicating the content of the post-branch address 51 corresponding to the priority level number 1 stored in the post-branch address storing unit 5, the instruction word analyzing section 23 to analyze the instruction within the range up to the pre-branch address notified at the time of branch instruction interruption, and at the same time, the post-branch address notified at the time of notifying this branch instruction interruption is stored in the post-branch address 51 until the

time up to the next branch instruction interruption is given to the priority level number 1.

Thereafter, the instruction word analyzing section 23 analyzes the instruction within the range instructed by the control section 21, and this analysis result (according to the instruction types, and the number of different addressing systems) is added to each corresponding row 600 of different instruction types and to each corresponding column 601 of different addressing systems in the stored information of the number of instruction executions according to the addressing systems (when the analyzed range is from S1 address to E1 address, it corresponds to the stored information 61 of the number of instruction executions per addressing systems).

Note that the control section 21 performs, at the time of a first branch instruction interruption when the post-branch address 51 is initialized with zero, only storing the post-address notified by the branch instruction interruption mechanism 30 in the post-branch address 51, but not giving the analyzing instruction to the instruction word analyzing section 23.

After performing the above operation, the control section 21 instructs the branch instruction interruption mechanism 30 to resume the execution from the post-branch address in the object program 41 to be measured, and waits for the next branch instruction interruption.

/////// The End //////////

⑩日本国特許庁(JP)

回特許出願公開

⑫ 公 開 特 許 公 報 (A)

平3-257548

lnt. Cl. 3G 06 F 11/34

識別記号

庁内整理番号

N 7165-5B

@公開 平成3年(1991)11月18日

審査請求 未請求 請求項の数 1 (全6頁)

会発明の名称

プログラムの命令実行数測定方式

②特 願 平2-57010

②出 願 平2(1990)3月7日

他発明者

村上健一

東京都港区芝5丁目33番1号 日本電気株式会社内

勿出 顋 人 日本電気株式会社

東京都港区芝5丁目7番1号

仰代 理 人 弁理士 内 原 晋

明報書

発明の名称

プログラムの命令実行数測定方式

特許請求の範囲

生させ、且つ、該内部割込みが一個以上の前記層 先レベル毎に発生できるような分岐命や関込み手 段と、該分岐命令割込み手段の起動および停止を 行なうための分岐命令割込みモード設定および解 除手段と、前記優先レベルに対応させて前記分岐 後アドレスを記憶する分岐後アドレス記憶手段と、 分岐命令割込み時に前記分岐割込み手段から通知 される前記分岐前アドレスと前記分岐後アドレス 記憶手段により当該分岐命令割込みの一度前の分 峻命令割込み時に記憶されていて当該分岐命令割 込み時の前記優先レベルに対応する前記分岐後ア ドレスとで示される範囲に存在する命令を探索し、 命令種別、且つ、アドレス指定形式別に命令の個 数を解析する命令解析手段と、該命令解析手段に よる解析結果を命令種別、且つ、アドレス指定形 式別に、且つ、当該探索対象となった命令を含む モジュール毎に対応させて累積して記憶するアド レス指定形式別命令数記憶手段と、命令程別、且 つ、アドレス指定形式別に命令の実行時間を示す アドレス指定形式別命令実行時間対応情報を有し、

前記でドレス指定形式別命令数記憶手段による祭積記憶結果と前定アドレス指定形式別命令実行時間対応情報とを基に前記モジュール毎の実行時間を類出するとともに、編集出力する測定結果編集出力手段とを含むことを特徴とするプログラムの命令実行数測定方式。

発明の詳細な説明

〔産業上の利用分野〕

本発明は、情報処理システムに於けるプログラムの性能測定方式に関し、特にプログラムの命令 実行数を測定する方式に関する。

〔従来の技術〕

従来、プログラムの任能の基準となるプログラムの命令実行数は、机上でプログラムの実行過程を予測しながら計算するか、ハードウェアモニタにより測定する方法が取られていた。

(発明が解決しようとする課題)

上記のように、机上でプログラムの実行過程を 子測しながら計算する場合には、プログラムの内 容を良く理解していなければならず、また、プログラムの内容を良く理解した担当者であっても相当の時間を必要とした。他の、ハードウェアモニタにより測定する方法では、測定の準備が面倒なため、ソフトウェア担当者は一般に使用していないのが現状である。

[課題を解決するための手段]

スである分岐前アドレスと分岐命令の分岐先アド レスである分岐後アドレスとも保持して内部割込 みを発生させ、且つ、該内部割込みが一個以上の 前記優先レベル毎に発生できるような分岐命令割 込み手段と、該分岐命令割込み手段の起動および 停止を行なうための分岐命令割込みモード設定お よび解除手段と、前記優先レベルに対応させて前 記分岐後アドレスを記憶する分岐後アドレス記憶 手段と、分岐命令割込み時に前記分岐割込み手段 から通知される前記分岐前アドレスと前記分岐後 アドレス記憶手段により当該分岐命令割込みの一 度前の分岐命令割込み時に記憶されていて当該分 岐命令割込み時の前記優先レベルに対応する前記 分岐後アドレスとで示される範囲に存在する命令 を探索し、命令種別、且つ、アドレス指定形式別 に命令の個数を解析する命令解析手段と、該命令 解析手段による解析結果を命令種別、且つ、アド レス指定形式別に、且つ、当該探索対象となった 命令を含むモジュール毎に対応させて異種して記 憶するアドレス指定形式別命令数記憶手段と、

命令権別、且つ、アドレス指定形式別に命令の実行時間を示すアドレス指定形式別命令実行時間が応情報を有し、前記アドレス指定形式別命令数記憶手段による累積記憶結果と前記アドレス指定形式別命令実行時間対応情報とを基に前記を形式別の実行時間を算出するとともに、編集出力する測定結果編集出力手段とを含むことを特徴とする。

(実施例)

次に、本発明について図面を参照して説明する。

第1回は、本発明のプログラムの命令実行数測 ・定方式の一実施例のプロック図である。

本実施例のプログラムの命令実行数割定方式は、 入力操作が行なわれる入力装置1と、入力情報解析部20と制御部21とモジュールサーチ部22と命令語解析部23と副定結果編集出力部24とを含むプログラム命令実行数割定装置2と、分岐命令の実行により分岐後最初の命令が実行される前に優先レベルと分岐前アドレスと分岐後アドレ

特朗平3-257548 (3)

主記憶装置 4 には、モジュール 4 1 、 4 2 ・ … 、 4 n とから構成する 測定対象 プログラム が存在し、それぞれのモジュールの先頭 アドレスは S 1 ・ S 2 ・ … ・ S n 香地で表わされ、同じく、終了アドレスは E C ・ E 1 ・ … E n として表わされている。そしてモジュールの先頭アドレス S 1 ・ … ・ S n 番地からは、それぞれモジュールの先頭

であることを示し、且つ、それぞれに対応するモジュール名(aaaaa,bbbbbb,...,nonnn)を含むモジュール先銀識別語41M、42M、…、4nMを ねつ

また、アドレス指定形式別命令実行時間対応表

8は、命令の区別を示す命令種別列80、命令種別列80の命令毎に対応しアドレス指定形式AS・1、AS2、・・・・・ ASm 毎に実行時間を示すアドレス指定形式別命令実行時間81、82、・・・・ 8 n とを含む。

次に、このように構成された本実施例のプログ ラムの命令実行数拠定方式の動作について説明する.

入力情報解析部20は、この入力された優先レベル番地1と選定対象プログラの範囲とを創御部21に通知する。この通知を受けた制御部21は、優先レベル番号1を分岐命令割込みモードにして、分岐命令割込機構30を起動すると共に、優先レベル番号1に対応すると分岐後アドレス51)をゼ

ロで初期化する.

この後、主記憶装置4内での測定対象アログラムが起動されて分岐命令が実行されると、中央処理装置3の分岐命令割込機構30は分岐先のアドレスで分岐命令割込みを発生させ、アログラム命令実行数測定装置2の制御部21を動作させる。

制 傳 都 2 1 は、分岐命令割込機 構 3 0 によって 優先レベル番号 1 と 測定対象プログラム内の分岐

特閒平3-257548 (4)

この後、命令語解析部23は、制御部21に よって指示された範囲内の命令を解析し、この解析結果(命令種別、且つ、アドレス指定形式別の 数)をアドレス指定形式別命令実行回数配憶情報 (解析された範囲がS1番地からE1番地内の れば、アドレス指定形式別命令実行回数配憶情報 61)内の命令種別列600とアドレス指示形式 別櫃601に対応させて加算する。

尚、劇御部21は、分岐後アドレス51がゼロ

で初期化されている最初の分岐命令割込み時には、分岐命令割込機構30から通知された分岐後アドレス51に記憶するだけで、命令後解析部23に対して命令の解析指示をしない。

以上の動作を行なった後、制御部21は測定対象プログラム41での分岐後アドレスからの実行再開を分岐命令割込機構30に指示し、次の分岐命令割込み待ちとなる。

ここで、第2回は、プログラム命令実行数測定装置2の命令語解析部23が解析する範囲を、モジュール41のアドレスP0からアドレスP4までのルーチンを例にとって、具体的に説明するための関連図である。

モジュール41に於いて、アドレスPO、P1、P2、P3、P4は分岐命令の分岐先アドレスであり、アドンスB1、B2、B3、94は分岐命令自身のアドレスである。

まず、モジュール41のアドレス?Oに分岐する分岐命令(図示していない)が実行されると、

分岐命令割込機構30によって分岐命令割込みが発生し、アログラム命令実行数測定装置2(の制御部21)が動作する。アログラム命令実行数測定装置2(の制御部21)は、分岐命令割込機構30から通知されるアドレスP0を分岐後アドレス51に記憶する(ここでは、アドレスP0に分岐する前の範囲に対する動作手順の説明を省略する)。

この後、プログラム命令実行数測定装置2(の 割御部21)は、アドレスB1と共に通知された アドレスP1を分岐後アドレス51に記憶する。

同様に、アドレスB2、B3、B4の分岐命令の実行によってそれぞれアドレスP2、P3、P4で分岐命令割込みが発生し、このとき、プログラム命令実行数潔定装置2(の命令語解析部23)によって解析されるのは、それぞれアドレスB2までの範囲と、アドレスP3からアドレスB4までの範囲である。

尚、分岐命令割込み時に、分岐命令割込機構3 0から通知されるのは、分岐命令自身のアドレス (B1, B2, B3, B4)と分岐命令の分岐先 アドレス(P0, P1, P2, P3, P4)の他 に、測定対象プログラム41の優先レベル番号に は示していない)もあり、この優先レベル番号に よって分岐後アドレス51が選択可能となる。

また、分岐後アドレス記憶部5内の分岐後アド レスは、優先レベルに対応させて記憶できるため、

特間平3-257548 (5)

以上述べた優先レベル1で走行する測定対象プログラム単独の測定だけでなく、複数の優先レベル を同時に測定することが可能である。

最後に測定が終了し、優先レベル番号1の分岐 命令割込みモード解除指令が入力装置1から入力 される。

アドレス指定形式別に対応させて乗算し、乗算結果はモジュール毎に合計する)、この算出結果を 出力装置でに出力する。

要に、アドレス指定形式別命令実行時間対応表 8で示される命令の実行時間は、同じ命令であっ ても計算機の種類によって異なるため、命令令の 類毎に一旦つ一計算機の種類毎に命令の実行時間 を対応させるように構成し、計算機の種類毎にプ ログラム毎の実行時間を測定することが可能とな

〔発明の効果〕

以上説明したように本発明は、分岐命令割込みを利用してアログラムの命令実行数を測定するため、プログラムの内容を全く知らなくとも測定することができ、測定のための手続きも簡単であり、さらに測定のための時間も机上で計算する場合に比較して大幅に減少する。

また、編集出力されるリストには、モジュール 毎に実行時間と命令種別、且つ、アドレス指定形 式別の命令実行回数が出力されるため、プログラ

ム (特に、制御プログラム)の性能を改善する場合には、大変参考になる。

図面の簡単な説明

第1図は本発明の一実施例を示すブロック図、 第2図はプログラム命令実行数測定装置2の命令 語解析部23が解析する範囲を具体的に説明する ための関連図である。

1 … 入力装置、 2 … アログラム命令実行数測定 装置、 3 … 中央処理装置、 4 … 主記憶装置、 5 … 分 岐後アドレス記憶部、 6 … アドレス指定形式別 命令実行数記憶部、 7 … 出力装置、 8 … アドレス 指定形式別命令実行時間対応表。

代理人 弁理士 内 原 晉

特周平3-257548 (6)

